

ARM 体系架构笔记

目标芯片：NXP i.MX6ULL | 内核：Cortex-A7 | 指令集：ARMv7

1 RISC 和 CISC

对比项	RISC（精简指令集）	CISC（复杂指令集）
全称	Reduced Instruction Set Computer	Complex Instruction Set Computer
特点	指令简单、长度固定	指令复杂、长度不固定
芯片	简单、成本低、体积小、功耗低	复杂、成本高、体积大、功耗高
性能	性能相对较低	性能强
代表架构	ARM、RISC-V	x86
应用	移动端、嵌入式、物联网	PC、服务器

28效应：80%的程序只用到20%的指令。RISC
据此精简指令集，只保留常用指令，用组合完成复杂操作。

2 Cortex-A7 内核通用寄存器

Cortex-A7 内核共有 37 个寄存器，其中 16 个通用寄存器（R0~R15）：

寄存器	别名	用途
R0~R12	-	通用数据寄存器，存放运算数据
R13	SP	Stack Pointer，栈指针寄存器，管理栈区空间
R14	LR	Link Register，链接寄存器，保存函数返回地址
R15	PC	Program Counter，程序计数器，指向下一条要执行的指令

此外还有 CPSR（当前程序状态寄存器）和 SPSR（保存的程序状态寄存器），不属于通用寄存器。

3 PC、LR、SP、CPSR、SPSR 寄存器作用

寄存器	全称	作用
PC (R15)	Program Counter 程序计数器	本质上是一个指针，指向代码正在执行的当前指令的下一条指令地址。CPU 每执行一条指令，PC 自动递增指向下一条。
LR (R14)	Link Register 链接寄存器	保存函数调用时的返回地址。当执行 BL 指令调用函数时，CPU 自动将下一条指令地址存入 LR；函数返回时执行 BX LR 跳回调用处。

寄存器	全称	作用
SP (R13)	Stack Pointer 栈指针寄存器	管理栈区空间。压栈时 SP 值减小（向低地址生长），数据存入 SP 指向的新位置；弹栈时从 SP 指向位置取出数据，SP 值增大。栈遵循“先进后出”原则。
CPSR	Current Program Status Register	存放程序运行时的状态信息：条件标志位（N负数/Z零/C进位/V溢出）、中断禁止位、工作模式位等。
SPSR	Saved Program Status Register	当异常发生时，硬件自动将 CPSR 的值备份到 SPSR 中；异常返回时从 SPSR 恢复 CPSR，保证被中断的程序状态不丢失。

4 MMU 和 Cache

4.1 MMU（内存管理单元）

MMU: Memory Management Unit，内存管理单元。将程序中的虚拟内存空间映射到实际物理内存空间，提高物理内存利用率。

- 每个进程拥有独立的 4GB 虚拟地址空间，通过 MMU 映射到物理 RAM
- 关闭 MMU 时，虚拟地址 = 物理地址（如裸机开发）
- 开启 MMU 后，程序访问的地址经过翻译后才是实际物理地址

4.2 Cache（高速缓存）

Cache：高速缓存，提高 CPU 访问数据的速度，解决 CPU 与内存之间的速度差。

类型	全称	说明
ICACHE	Instruction Cache 指令缓存	缓存指令，CPU 取指令时先查 ICACHE
DCACHE	Data Cache 数据缓存	缓存数据，CPU 读写数据时先查 DCACHE

冯·诺依曼架构：指令和数据共享同一块存储空间（单总线）。

哈佛架构：指令和数据拥有独立的存储空间（双总线），绝大多数现代计算机采用此架构。

5 NOR Flash 和 NAND Flash 区别

对比项	NOR Flash	NAND Flash
寻址方式	每一个字节都可以被寻址	块设备，通常以 512 byte 为单位访问
总线	带有地址总线 and 数据总线	通过 I/O 接口串行访问，无独立地址/数据总线
数据访问	可以像 RAM 一样随机访问，支持芯片内执行（XIP）	不支持随机访问，需先读到 RAM 再执行
容量	容量小（一般 1~32MB）	容量大（可达数 GB）

对比项	NOR Flash	NAND Flash
成本	高	低
典型应用	单片机（存放代码，可直接执行）	电脑、SOC（大容量数据存储）

6 ARM 处理器的 7 种工作模式

模式	英文	说明	特权
用户模式	User	正常程序执行模式，不能切换到其他模式	非特权
快速中断模式	FIQ	R8~R12	特权
普通中断模式	IRQ	处理普通外部中断请求	特权
管理模式	Supervisor	系统复位或执行软中断 SWI 时进入	特权
数据访问中止模式	Abort	访问非法地址或权限不足时进入	特权
未定义指令中止模式	Undefined	遇到无法识别的指令时进入	特权
系统模式	System	与用户模式共用相同寄存器，但具有特权	特权

除 User 模式外，其余 6 种均为特权模式。程序在特权模式下可以访问所有系统资源、修改 CPSR 模式位来切换模式。

7 ARM 异常处理流程

步骤	操作	说明
①	保存 CPSR	硬件自动将当前 CPSR 值存入对应模式的 SPSR
②	修改 CPSR	设置工作模式位（切换到对应异常模式）、禁止中断（T 位置 0 切换到 ARM 状态）
③	保存返回地址	LR R14
④	设置 PC	PC 指向异常向量表中对应入口地址，跳转到异常服务函数
⑤	执行异常处理	执行用户编写的异常服务函数
⑥	异常返回	恢复 SPSR → CPSR, LR → PC, 返回被中断处继续执行

8 异常向量和异常向量表

8.1 异常向量

异常向量：跳转到异常服务函数指令的地址。本质上是一个标号，通过该标号找到异常向量表中对应的中断服务函数。

8.2 异常向量表

异常向量表：一个数组，数组中存放的是跳转到对应异常服务函数的指令。每个异常在表中有固定偏移地址。

地址	异常类型	说明
0x00	Reset（复位）	上电复位或硬件复位时触发
0x04	Undefined Instruction（未定义指令）	遇到 CPU 无法识别的指令
0x08	Software Interrupt（软中断 SWI）	执行 SWI 指令触发，进入管理模式
0x0C	Prefetch Abort（预取中止）	取指令时地址非法
0x10	Data Abort（数据中止）	数据访问时地址非法或权限不足
0x14	Reserved（保留）	未使用
0x18	IRQ（普通中断）	外部中断请求
0x1C	FIQ（快速中断）	高速中断请求

代码示例（异常向量表定义）：

```
void (*p[5])(void) = {fn1, fn2, fn3, fn4, fn5};

//
0x00: b reset_handler //
0x04: b undefine_handler //
0x08: b swi_handler //
0x0C: b prefetch_abort_handler //
0x10: b data_abort_handler //
0x14: b . //
0x18: b irq_handler // IRQ
0x1C: b fiq_handler // FIQ
```

9 AHB 和 APB 总线

SoC（片上系统）内部通过总线连接内核与外设，分两种总线架构：

总线	全称	特点	连接的外设
AHB	Advanced High-performance Bus	高速、高带宽	USB、网口、RAM（DDR）
APB	Advanced Peripheral Bus	低速、低功耗	Timer、GPIO、UART

- 单总线：内核和外设之间通过一组线连接通信
- 双总线：内核和外设之间通过两组线通信（AHB + APB），高速外设接 AHB，低速外设接 APB

10 i.MX6ULL 芯片内核版本

芯片	内核	指令集版本	厂商
i.MX6ULL	Cortex-A7	ARMv7	NXP（恩智浦）
S3C2440	ARM920T	ARMv4TE	Samsung（三星）

芯片	内核	指令集版本	厂商
Exynos 4412	Cortex-A9	ARMv7	Samsung（三星）
STM32F103	Cortex-M3	ARMv7-M	ST（意法半导体）

i. MX6ULL → Cortex-A7 → ARMv7：32 位处理器，支持 MMU 虚拟地址映射，4GB 虚拟地址空间，物理 RAM 512MB（DDR3）。

附 大端存储与小端存储

存储方式	定义	应用
大端存储	内存低地址存放高数据位，高地址存放低数据位	网络传输（网络字节序）
小端存储	内存低地址存放低数据位，高地址存放高数据位	SOC / 大多数 ARM 处理器